杭州电子科技大学                                                      &nb...

目　录2015年杭州电子科技大学数字电路考研真题2014年杭州电子科技大学数字电路考研真题2013年杭州电子科技大学数字电路考研真题2012年杭州电子科技大学数字电路考研真题2011年杭州电子科技大学数字电路考研真题2010年杭州电子科技大学数字电路考研真题2009年杭州电子科技大学数字电路考研真题2008年杭州电子科技大学数字电路考研真题2007年杭州电子科技大学数字电路考研试题2006年杭州电...

1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入 x 有无变化，状态表中的每个状态都是稳定的。       异步...

数字IC设计工程师招聘面试笔试100题附答案数字IC设计工程师招聘面试笔试100题附答案1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入x 有无变化，状态表...

数字IC设计工程师招聘面试笔试100题附答案1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定因果关系。异步逻辑是各时钟之间没有固定因果关系。同步时序逻辑电路特点：各触发器时钟端所有连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路状态才干变化。变化后状态将始终保持到下一种时钟脉冲到来，此时无论外部输入x 有无变化，状态表中每个状态都是稳定。异步时序逻辑电路特点：电路中除可以使用...

广东省2021年普通高等学校专升本模拟试卷电子技术基础本试卷共7页，39小题，满分200分。考试时间150分钟注意事项：1.考生必须在答题卡上作答，否则答案无效。2.答卷前，考生务必按答题卡要求填写考生信息栏、粘贴条形码。3.选择题每小题选出答案后，用2B铅笔把答题卡上对应试题答案的信息点涂黑，如需改动，用橡皮擦干净后，再选涂其他答案。4.非选择题必须用黑字迹钢笔或签字笔在答题卡各题目指定区域内...

一、 项目、数据库和表操作打开素材中的项目文件TEST，在该项目中已有一数据库SJK。1、按如下要求修改SJK中学生（XS）表的结构：（1）为XS计算机二级查成绩表增加一个备注型字段，其字段名为bz； （2）为备注（bz）字段设置标题：备注； （3）对学号（xh）字段设置输入掩码：接受8个字节的字符，且只接受数字； 提示：99999999（4）在XS表中增加一条记录，记录内容为： xhxmxdhB...

通信硬件公司笔试面试题面试：电子工程(EE)电路方面电子工程(EE)电路方面（偏底层电路级别）1.模拟电路设计基础知识(笔试时候容易遇到的题目)1.最基本的如三极管曲线特性(太低极了点)2.基本放大电路，种类，优缺点，特别是广泛采用差分结构的原因3.反馈之类，如：负反馈的优点（带宽变大）4.频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法5.锁相环电路组成，振荡器（比如用D触发器如何搭）...

杭州电子科技大学                                                      &nb...

科目代码: 3810 科目名称：数字集成电路设计基础VDDGND IN1IN2IN3IN4宁波大学研究生院OUT科目代码: 3810 科目名称：数字集成电路设计基础科目代码: 3810 科目名称：数字集成电路设计基础5.说明如图5所示的静态CMOS反相器的总功耗由哪几部分组成，并列出每一项功耗的具体表达式。(10分)pmosnmosVDDC L图5. 静态CMOS反相器6.分析图6所示的电路，在不...

四川大学《数字电子技术(1)》17春在线作业1一、单选题（共20道试题，共70分。）V1.如图：A.AB.BC.CD.D2.将三角波变换为矩形波，需选用（）。A.多谐振荡器B.施密特触发器C.双稳态触发器D.单稳态触发器3.如图：A.AB.BC.CD.D免费的自考视频网站4.下列电路中，能用于信号幅度鉴别、波形变换和整形的电路是（）。A.双稳态电路B.施态特电路C.多谐振荡器D.单稳态触发器5.如...

2017年数字IC设计工程师招聘面试笔试100题附答案1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变pmp。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入 x 有无变化，状态表中的每个状态都是稳定的。&...