杭州电子科技大学计算机组成原理期末样卷(A)
 
杭州电子科技大学学生考试卷（A）卷答案
一．单项选择题（20分，每题1分）
1．D              2.      C                3.      C                4.      D                5.      C
6.  D                7.      A                8.      D                9.      B                10.    D
11.B                12.    D                13.    A                14.    B                15.    C
16.C                17.    B                18.    A                19.    A                20.    D
二．填空题（15分，每空1分）
1．  控制器中有若干个专用寄存器，__IR _寄存器用来存放指令，  PC  用来指出指令地址。微程序控制器中微程序存放于  控存（CM）  。
2．  半导体RAM通常分为SRAM和DRAM，主要区别在于：前者是用  双稳态触发器                  来存储信息的，而后者是用  极间电容   来存储信息的，前者与后者相比，速度快，价格高。
3．  从  主存      取出一条指令并执行完这条指令的时间，称为指令周期。指令系统是指     
    一台计算机中所有机器指令的集合      。
4．  在微程序控制器中，指令译码器的作用是 产生指令的微程序入口地址      。
5．  控制器由专用寄存器、指令译码器、  时序系统    、  操作控制器       构成，控制器的功能是  取指令    、  分析指令    、   执行指令  、处理特殊请求和异常情况。
6．  微指令的格式可以分为  水平型   微指令和  垂直型   微指令，前者并行处理能力强，但微指令字长   长  。
三．计算题（18分）
1．  （18分）设浮点数的格式为：阶码5位，包含一位符号位，尾数5位，包含一位符号位，阶码和尾数均用补码表示，排列顺序为：
阶符（1位）
阶码（4位）
数符（1位）
尾数（5位）
则按上述浮点数的格式：
①  （2分）若数Z的浮点数的16进制形式为1ABH，求Z的十进制的真值。
[Z]浮＝0，0110  1.01011  Z＝－0.10101×2＋6＝－101010  Z＝－42
②  （4分）若（X）10 =15/32，（Y）10= -1.25，则求X和Y的规格化浮点数表示形式。
X＝0.01111    X＝0.11110×2－1    【X】浮＝1,1111  0.11110
Y＝－1.01    Y＝－0.10100×2＋1    【Y】浮＝0,0001  1.01100
③  （5分）求（要求用补码计算，列出计算步骤）。
 
 
 
 
④  （7分）求 [X*Y]（要求阶码用补码计算，尾数用补码BOOTH算法计算，列出计算过程和算式）。
 
 
 
 
 
 
四．综合设计题（47分）
1．  （20分）某机字长8 位，CPU地址总线16位，数据总线8位，存储器按字节编址，CPU 的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：
（1）        （2分）若该机主存采用16K×1位的DRAM芯片（内部为128×128阵列）构成最大主存空间，则共需  32       个芯片。若采用异步刷新方式，单元刷新周期为2ms，则刷新信号的周期为  1/64      ms。
（2）        （4分）若为该机配备2K×8位的Cache，每字块4字节，采用4路组相联映象，则主存地址中字段块内地址   2  位，字段Cache组地址  7     位，字段高位标记  7    位。若主存地址为1234H，则该地址映象到的Cache的第  24H    组。
（3）        （4分）若CPU执行一段时间时，Cache完成存取的次数为2400次，主存完成的存取次数为100次，已知cache的存储周期为20ns，主存的存储周期为100ns。则Cache/主存系统的平均访问时间为 23.2 或  24 ns，Cache/主存系统的效率为 86.2%或83.3% 。
（4）        （10分）若用若干个8K×4位的SRAM芯片形成24K×8位的RAM存储区域，起始地址为2000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端；试写出RAM的地址范围，并画出SRAM与CPU的连接图（请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接）。
（5）        杭州电子科技大学（27分）设某8位计算机指令格式如下：
OP（4位）
SR（2位）
DR（2位）
A DDR/ DATA / DISP
注意：除了HALT指令为单字指令外，其他指令均为双字指令；其中， SR为源寄存器号， DR为目的寄存器号，指令第二字为地址、数据或偏移量。模型机结构如图1：
（1）（9分）下面是该模型机的指令系统的一部分：
指令助记符
功能
OP
MOV1      DR,DATA
DATA→DR
0000
MOV2      [ADDR],SR
SR→ADDR
0001
ADD          DR,[[ADDR]]
（DR）＋（（ADDR））→DR
1000
SUB    DR,[SI+ADDR]
（DR）－（（SI）+ADDR）→DR
1001
JMP    DISP
（PC）＋DISP→PC
1100
……
……
……
HALT
停机
1111
 内存地址的部分单元内容如下：
单元地址
内容
单元地址
内容
单元地址
内容
10H
80H
20H
01H
24H
91H
11H
90H
21H
23H
25H
01H
12H
10H
22H
81H
26H
F0H
13H
11H
23H
12H
27H
20H
若（PC）＝20H，变址寄存器（SI）＝10H，则此时启动程序执行，问执行了几条指令程序停止？写出每条指令的助记符、寻址方式、EA、操作数和执行结果。
单元地址
指令码
助记符
寻址方式
EA
操作数
执行结果
20H
01H
MOV1 R1,23H
立即数
――
23H
（R1）＝23H
21H
23H
22H
81H
ADD R1, [[12H]]
间接寻址
（12H）＝10H
（10H）＝80H
（R1）＝23H＋80H
＝0A3H
23H
12H
24H
91H
SUB R1, [SI+01H]
变址寻址
（SI）+01H＝11H
（11H）＝90H
（R1）＝0A3H－90H
＝13H
25H
01H
26H
F0H
HALT
――
――
――
――
 
（2）（6分）该微程序控制器有28种微操作命令，采用直接控制法，有4个转移控制状态，采用译码形式编码，微指令格式中的下址字段8位，微指令格式如下，则操作控制字段和判别测试字段各有几位？控存的容量为多少（字数×字长）？
  控制字段
判别测试字段
下址字段
                  28位            2位          8位
控存的容量：256×38位
（3）（6分）模型机的某条指令的微程序流程图如图2所示，写出该条指令的功能、寻址方式、指令第二字的含义。
指令的功能：JMP指令，（PC）＋DISP→PC
寻址方式：相对寻址
指令第二字的含义：相对偏移量
（4）（6分）写出上述SUB    DR,[SI+ADDR]指令的微程序流程图。